10nm制程于end-2016三強對決
面對SamsungLSI在先進制程技術(shù)上步步進逼，臺積電為重新取回在foundry產(chǎn)業(yè)的制程領(lǐng)先地位，一改以往研發(fā)單位一個制程（technologynode）完成，移交給制造部門，再開發(fā)下一個制程的流程，直接用兩個團隊平行研發(fā)，同時開發(fā)10nm和7nm制程，而不是等10nm做好再做7nm。這也是臺積電宣稱，從16nm到10nm要花將近兩年，但是從10nm到7nm預(yù)計只要花5季。目前進度，10nm預(yù)計end-2016量產(chǎn)，early-2017waferout。
臺積電研發(fā)中的10nm制程技術(shù)，和16nmFinFET+比較，在同樣耗電之下，10nm制造的芯片產(chǎn)品速度快20%，在同樣速度之下，耗電少40%，gatedensity則是16nmFinFET+的2.1X。預(yù)計4Q15將驗證制程技術(shù)（technologyqualification），1Q16~2Q16客戶產(chǎn)品tapeout，Late-4Q16量產(chǎn)（或Early-1Q17初）、1Q17出貨。
雖然目前臺積電、SamsungLSI和英特爾3家廠商的10nm都預(yù)計在end-2016量產(chǎn)，但英特爾可能于10nm導(dǎo)入新的all-aroundgate，臺積電和SamsungLSI還是用3DFinFET，如果3家公司都沒有延誤，順利在end-2016量產(chǎn)10nm的話，英特爾的技術(shù)還是領(lǐng)先一步。
10nm產(chǎn)業(yè)界看來，會是一個很大的制程世代（technologynode），無論是生命周期或產(chǎn)品數(shù)量，都會是一個重要的世代，因為：
從技術(shù)發(fā)展看，10nm的cost和performance的進步，比22/20nm到14/16nm更大。
從28nm以來，costpertransistor首度于10nm開始下降。
LAMResearch預(yù)測到end-2018，foundry產(chǎn)業(yè)的10nm產(chǎn)能會成長到140~150K/m?？梢韵胍?，10nm將會是一個非常重要的戰(zhàn)爭，也會是臺積電和SamsungLSI的第一次“正面”、“同時”、“基礎(chǔ)接近”的一次大對決，因為：
45nm到32/28nm，SamsungLSI和Apple互利的結(jié)合，臺積電沒有真正加入競爭，20nm臺積電一出手就全拿AppleAP訂單，但Samsung放棄22/20nm（只有做自家產(chǎn)品）直接跳到14nm又打敗臺積電16nm（至少在時間上），這幾個世代，比較像是商業(yè)策略運用，不像正面對決。
首度，臺積電和SamsungLSI在下一代10nm制程技術(shù)，量產(chǎn)時間類似（end-2016），技術(shù)方向也類似，讓客戶可以好好比較，不像以前，SamsungLSI主力用45nm時臺積電用40nmhalfnode，Samsung量產(chǎn)32nm時臺積電用28nmhalfnode（臺積電的32nm只有研發(fā)沒有量產(chǎn)），SamsungLSI的14nm和臺積電的16nm規(guī)格也有差異，不好比較。還有HKMG或SiO2、gatelast或gatefirst之差異，讓客戶有長遠(yuǎn)技術(shù)走向的不同考量。到了10nm制程世代，則是直接硬碰硬的競爭1.cost、2.performance、3.power（漏電）、4.yield。
臺積電7nm制程的技術(shù)抉擇
臺積電的7nm制程技術(shù)重點，是選擇FinFET下一代新的電晶體結(jié)構(gòu)、以及在不使用EUV曝光之下，如何讓浸潤式微影多重曝光可以順利推進到7nm。相對以前是一個制程接著一個制程的研發(fā)，這次臺積電在研發(fā)10nm新制程的同時，也同步啟動研發(fā)下一代的7nm制程技術(shù)，預(yù)計1Q17進行制程驗證，7nm將高度相容于10nm的技術(shù)成果和制程設(shè)備，90%的10nm設(shè)備可以繼續(xù)用在7nm。并可以利用10nm學(xué)習(xí)到的制程能力，快速提升良率。
臺積電的7nm將不會大量使用EUV設(shè)備，但EUV會從7nm開始小量投入研發(fā)生產(chǎn)，而大量使用在5nm制程。臺積電的7nm因為技術(shù)還沒有確定，還不知道performance、pwoer、density相對10nm的進步程度。臺積電認(rèn)為相對于10nm是一個相對比較短node，而7nm和16nm一樣，屬于生命周期比較長的technologynode。
InFO技術(shù)讓臺積電取得100%A10訂單，長期將改變封裝產(chǎn)業(yè)生態(tài)
臺積電的晶圓級封裝（WaferLevelPackage，WLP）技術(shù)原本發(fā)展的是CoWoS（Chip-on-Wafer-on-Substrate）技術(shù)，因良率和材料成本太貴，只有用在少數(shù)高端GPU和FPGA產(chǎn)品，其后發(fā)展的以業(yè)界Fan-Out封裝技術(shù)為基礎(chǔ)的InFO（IntegratedFan-Out）技術(shù)，在成本和良率上，則取得了重大成功，和FlipChipBGA/CSP比較，InFO優(yōu)點如下：
可用在高pincount的復(fù)雜芯片。
用封膠面板（MoldingPanel）或稱為重構(gòu)晶圓（ReconstitutedWafer）取代傳統(tǒng)FlipChip使用的載板（substrate），成本便宜，而且
厚度減少超過20%。
提高芯片performance20%。
散熱效果多10%
臺積電似乎已經(jīng)克服了InFO各種困難的良率問題，為先進AP提供一個更薄的formfactor、更便宜、良好可靠度的晶圓級封裝技術(shù)方案。目前看起來臺積電的InFO技術(shù)已經(jīng)開發(fā)完成，并通過Apple的驗證，正在龍?zhí)斗庋b廠積極建置產(chǎn)能中，第一代InFO預(yù)計2Q16量產(chǎn)，應(yīng)該會配合16nmAppleA10訂單量產(chǎn)，預(yù)計4Q16可貢獻US$100M營收。
雖然營收貢獻比例不高，但可成為10nm競爭AppleA10AP的加分因素，甚至因為臺積電InFO和SamsungLSI的類似封裝技術(shù)完全不同，用同樣的die做出來的芯片（chip）formfactor不同，除非在手機內(nèi)預(yù)留空間，否則A10芯片將無法分給兩家不同的封裝技術(shù)來生產(chǎn)，但既然用InFO目的就是將芯片減薄，在機構(gòu)設(shè)計上當(dāng)然會充分利用減薄后的空間，將無法使用SamsungLSI生產(chǎn)的不同厚度的芯片，因此也就無法像A9一樣分給臺積電和SamsungLSI兩家共同生產(chǎn)。因為InFO技術(shù)，AppleA10可能從兩家供應(yīng)商，又改回選擇臺積電成為獨家供應(yīng)商，果真發(fā)生的話，InFO帶來效益則非常大，不只是封裝本身US$100M營收而已，還讓臺積電變成A10獨家供應(yīng)商。
如果2016年Apple使用臺積電InFO成功，2017年之后，其他客戶如Qualcomm和MTK勢必跟進，InFO產(chǎn)能需求大增，客戶也會要求有secondsource，研判臺積電不排除將InFO技術(shù)授權(quán)給專業(yè)封裝廠使用，畢竟臺積電的核心業(yè)務(wù)是晶圓制造，不是封裝。長期來看，對ICSubstrate產(chǎn)業(yè)影響很大，尤其是做手機用的FlipChipCSP廠商，其次是FlipChipBGA廠商，封裝廠多有發(fā)展自己的晶圓級封裝技術(shù)，或可取得InFO授權(quán)，影響比較小。2016年馬上受影響的是Apple的AP載板供應(yīng)商Ibiden和SEMCO。
臺積電正在開發(fā)第二代InFO技術(shù)，將配合10nm和7nm制程技術(shù)的進度量產(chǎn)。
01月07日 18:14
